ページを印刷するJ15
In
J17
CLKIN
SCLK
GEEK_DIO6
SDIO
GEEK_DIO5
CSB
DIV_CSB
J21
TRIG1
J22
TRIG2
+5V
SYNC
+3.3VD +3.3VA
+5V
LO
housekeeping
IN
OUT
RN8
IMON
20dB
GND
ADC_CLK
ADC_CLK
ADC_SDO
ADC_SDO
ADC_SDI
ADC_SDI
ADC_CS
ADC_CS
DALLAS
DALLAS
DAC_CLK
DAC_CLK
DAC_CS
DAC_CS
DAC_DIN1
DAC_DIN1
DAC_DIN2
DAC_DIN2
DAC_DIN3
DAC_DIN3
LBNL LLRF Digital Board V4.6
Larry Doolittle, LBNL
Dmitry Teytelman, Dimtel
LO1
LO2
LO Dist
LO3
LO4
LO5
LO6
LO8
Q0
Q1
Q2
Q3
Q4
Clock
Q5
Distribution
Q6
J25
Q7
Q8
Q9
Q10
Q11
(doubled) Qx2
Q13
J24
Q14
Q15
Q16
Q17
3.3VA
3.3VA2
3.0V1
5Vin
3.0V2
regulators
3.3VA
3.3VD
SYNC
2.5VD
3.3V3
VREF1
+1.2V
VREF2
IMON
+2.5VD
+3.3VD
VD
SLEEP
IF_SLEEP
VREF
dual_rf_out
QD0
QD0
QD1
QD1
QD2
QD2
QD3
QD3
AO2
QD4
QD4
QD5
QD5
AO1
QD6
QD6
AI2
QD7
QD7
AI1
QD8
QD8
QD9
QD9
QD10
QD10
QD11
QD11
QD12
QD12
QD13
QD13
LO1
Top Level
Page 1/10
2013-08-13
OVR
IN0OVR
D13
IN0D13
D12
IN0D12
D11
IN0D11
RF Input
D10
IN0D10
VD
D9
IN0D9
D8
IN0D8
VA
D7
IN0D7
LO
D6
IN0D6
CLK
D5
IN0D5
D4
IN0D4
VREF
D3
IN0D3
D2
IN0D2
D1
IN0D1
D0
IN0D0
PD
IN0PD
OVR
IN1OVR
D13
IN1D13
D12
IN1D12
D11
IN1D11
RF Input
D10
IN1D10
VD
D9
IN1D9
D8
IN1D8
VA
D7
IN1D7
LO
D6
IN1D6
CLK
D5
IN1D5
D4
IN1D4
VREF
D3
IN1D3
D2
IN1D2
D1
IN1D1
D0
IN1D0
PD
IN1PD
fpga_caps
+3.3VD
+2.5VD
+1.2VD
+1.2VD
+3.3VD
SLED
SLED
DSPCLK
XERR
XERR
USB
interface
0.47 µF
C5
TTL High turns on output
VA
CLK
GEEK_PIN
'1GT04
U10
ID0
ID0
ID1
ID1
ID2
ID2
ID3
ID3
ID4
ID4
ID5
ID5
ID6
ID6
ID7
ID7
ID8
ID8
ID9
ID9
ID10
ID10
ID11
ID11
ID12
ID12
ID13
ID13
LO2
L0P
1
L0N
2
3
L1P
4
J3
L1N
5
L2P
6
Flex
L2N
7
8
L3P
9
L3N
10
L4P
11
L4N
12
13
L5P
14
L5N
15
L6P
16
L6N
17
18
L7P
19
L7N
20
OVR
IN2OVR
D13
IN2D13
D12
IN2D12
D11
IN2D11
RF Input
D10
IN2D10
VD
D9
IN2D9
D8
IN2D8
VA
D7
IN2D7
LO
D6
IN2D6
CLK
D5
IN2D5
D4
IN2D4
VREF
D3
IN2D3
D2
IN2D2
D1
IN2D1
D0
IN2D0
PD
IN2PD
OVR
IN3OVR
D13
IN3D13
D12
IN3D12
D11
IN3D11
RF Input
D10
IN3D10
VD
D9
IN3D9
D8
IN3D8
VA
D7
IN3D7
LO
D6
IN3D6
CLK
D5
IN3D5
D4
IN3D4
VREF
D3
IN3D3
D2
IN3D2
D1
IN3D1
D0
IN3D0
PD
IN3PD
34
32
30
28
26
24
GEEK_DIO5
RN7
22
GEEK_DIO6
20
GEEK_DIO4
18
GEEK_DIO3
GEEK_DIO2
16
GEEK_DIO1
14
GEEK_LED4
12
GEEK_LED3
GEEK_LED2
10
8
GEEK_LED1
6
4
(5V)
2
J6
PJ102A
+5V
+3.3V
Send_OK Got_OK
N_SEND_OK
External Interlocks
LOCAL_LED4
LOCAL_LED5
Local schematic pins at this level
are resolved to FPGA pads by
an external database.
33
31
29
27
25
23
21
19
17
15
13
11
9
7
5
3
J7
1
N_GOT_OK