DG UDP10G-IP Посібник з налаштування - Сторінка 3
Переглянути онлайн або завантажити pdf Посібник з налаштування для Материнська плата DG UDP10G-IP. DG UDP10G-IP 18 сторінок. Fpga setup with cpu demo
Друкувати сторінкуdg_toeudp10gip_fpgasetup_intel.doc
Figure 1-1 TOE10G-IP/UDP10G-IP with CPU demo (FPGA<->PC) on Arria10 SoC
Note: Four LEDs are applied to show IP timeout status when the configuration file of the demo
uses 1-hour timeout TOE10G-IP/UDP10G-IP. After running for 1 hour, the IP stops the operation.
All LEDs are blinked to notify that the IP now is timeout. User needs to reconfigure FPGA to restart
the test.
26-Aug-20
Page 3