Cypress Semiconductor CY7C1215H Технічна специфікація - Сторінка 12
Переглянути онлайн або завантажити pdf Технічна специфікація для Комп'ютерне обладнання Cypress Semiconductor CY7C1215H. Cypress Semiconductor CY7C1215H 16 сторінок. Cypress 1-mbit (32k x 32) pipelined sync sram specification sheet
Друкувати сторінкуSwitching Waveforms
[16, 18, 19]
Read/Write Cycle Timing
t CYC
CLK
t CH
t CL
t ADS
t ADH
ADSP
ADSC
t AS
t AH
A1
A2
ADDRESS
BWE,
BW[A:D]
t CES
t CEH
CE
ADV
OE
Data In (D)
High-Z
t CLZ
Data Out (Q)
Q(A1)
High-Z
Back-to-Back READs
Notes:
18. The data bus (Q) remains in High-Z following a Write cycle unless an ADSP, ADSC, or ADV cycle is performed.
19. GW is HIGH.
Document #: 38-05666 Rev. *B
(continued)
A3
A4
t WES
t WEH
t DS
t DH
t CO
D(A3)
t OEHZ
Q(A2)
Single WRITE
DON'T CARE
t OELZ
Q(A4)
Q(A4+1)
Q(A4+2)
BURST READ
UNDEFINED
CY7C1215H
A5
A6
D(A5)
D(A6)
Q(A4+3)
Back-to-Back
WRITEs
Page 12 of 15
[+] Feedback